Intel s’apprêterait à réhabiliter l’AVX-512 sur ses processeurs grand public. Des correctifs pour le noyau Linux, repérés début juillet, décrivent une prise en charge native du jeu d’instructions 512 bits sur la future génération Nova Lake, six ans après son abandon côté client.
L’information n’a rien d’anecdotique pour les machines de calcul. L’AVX-512 accélère fortement l’encodage vidéo, la simulation scientifique et une partie des charges d’intelligence artificielle. Son absence obligeait depuis 2021 les particuliers à s’en passer, faute d’une architecture homogène. Nova Lake, attendu fin 2026 ou début 2027, changerait la donne.
Ce que révèlent les correctifs Linux
Les patches ciblent la plage de modèles INTEL_FAM6_NOVALAKE, qui couvre à la fois les puces de bureau et les puces mobiles. Selon Tom’s Hardware, ils imposent une exécution 512 bits native aussi bien sur les cœurs performants (P-cores) que sur les cœurs d’efficacité (E-cores), un point technique loin d’être trivial.
Jusqu’ici, chaque passage d’Intel à une architecture hybride avait buté sur cet obstacle. Les E-cores ne savaient pas traiter ces instructions, ce qui empêchait le système d’exploitation de répartir librement les tâches entre les deux types de cœurs. Un logiciel exploitant l’AVX-512 risquait alors de planter s’il se retrouvait déplacé sur un cœur incapable de l’exécuter. Nova Lake unifierait la prise en charge sur l’ensemble de la puce, ce qui lèverait cette contrainte de répartition.
AVX10.2, APX et MOVRS au menu
D’après HotHardware, les puces embarqueraient l’AVX-512 dans sa déclinaison AVX10.2, accompagnée des extensions APX (Advanced Performance Extensions) et de l’instruction MOVRS. Le média précise que les unités d’exécution seraient bel et bien câblées en 512 bits natifs, alors que la spécification AVX10.2 n’impose qu’un minimum de 256 bits.
La fuite est attribuée au bien connu Jaykihn, une source régulière sur les feuilles de route d’Intel, qui affirme que les deux familles de cœurs prendraient en charge ces instructions unifiées. Les fondations avaient été posées plus tôt, lorsque le fondeur avait publié des correctifs pour le compilateur GCC dévoilant la compatibilité AVX10.2.
Retour aux sources après Rocket Lake
La dernière fois qu’un AVX-512 natif figurait sur une plateforme grand public Intel remonte à Rocket Lake, la 11e génération Core sortie en 2021. Le basculement vers l’architecture hybride d’Alder Lake, la 12e génération, avait entraîné la suppression pure et simple du jeu d’instructions, faute de support sur les E-cores.
HotHardware rappelle la logique de cet abandon. Windows ne dispose d’aucun mécanisme pour vérifier le code en vol et le déplacer vers un autre cœur si le cœur courant ne peut pas l’exécuter, alors Intel a simplement désactivé toute l’extension du jeu d’instructions
, écrit le média. Certains utilisateurs avaient pu réactiver l’AVX-512 sur les premières cartes mères Alder Lake, avant qu’Intel ne verrouille définitivement la fonction par microcode.
Un pari sur les charges IA locales
Le contexte a changé. La 12e génération remonte à 2021, une époque où l’exécution de modèles d’IA sur le poste de travail restait marginale. En 2026, ces charges se multiplient sur les PC, et l’AVX-512 y apporte un gain de performance mesurable pour le calcul vectoriel dense. Le jeu d’instructions bénéficie aussi aux amateurs d’émulation de consoles récentes, où il accélère nettement certaines opérations, ainsi qu’aux tâches d’encodage et de compression.
- Prise en charge unifiée P-cores et E-cores, sans dégradation sur les seconds
- Déclinaison AVX10.2, extensions APX et instruction MOVRS
- Modèles de bureau et mobiles couverts par les correctifs
Plusieurs médias, dont TechPowerUp et Wccftech, relaient la même lecture des correctifs, ce qui renforce la crédibilité de l’information. Il ne s’agirait toutefois encore que de code Linux, et Intel n’aurait officialisé aucun retour natif de l’AVX-512 sur Nova Lake. Le fondeur pourrait, comme par le passé, ajuster ses plans avant le lancement commercial.
