AMD tiendra les 22 et 23 juillet son evenement Advancing AI, au cours duquel le fondeur presentera EPYC Venice, sa premiere generation de processeurs serveur batie sur l’architecture Zen 6 et gravee en 2 nanometres chez TSMC. Le directeur technique Mark Papermaster a confirme le calendrier.
L’annonce, relayee ces derniers jours par VideoCardz, TweakTown et Wccftech, marque un tournant pour le geant de Santa Clara. Venice serait le premier processeur de calcul haute performance a atteindre la production sur le noeud 2 nm de TSMC, un jalon industriel que Papermaster met en avant pour reprendre l’avantage sur Intel dans le centre de donnees.
Zen 6 arrive d’abord par les serveurs
Selon TweakTown, l’evenement de San Francisco s’ouvrira sur les processeurs EPYC de sixieme generation, et non sur les puces Ryzen grand public. Wccftech precise, sur la foi des declarations de Papermaster, que le deploiement debutera les 22 et 23 juillet. Les Ryzen Zen 6 pour ordinateurs de bureau seraient reportes au CES 2027.
Ce sequencement n’a rien d’anodin. AMD reserve son procede le plus avance aux clients qui paient le plus cher le gain de densite et d’efficacite, les operateurs de centres de donnees et les acteurs de l’intelligence artificielle, avant de le diffuser vers le marche grand public plusieurs mois plus tard.
Jusqu’a 256 coeurs et PCIe 6.0
Cote fiche technique, Venice viserait jusqu’a 256 coeurs, la prise en charge du PCIe 6.0, un controleur memoire DDR5 sur seize canaux et des extensions dediees aux charges d’intelligence artificielle, d’apres les elements repris par VideoCardz. Ces puces alimenteraient les racks Helios d’AMD aux cotes des accelerateurs graphiques MI455X.
AMD revendique jusqu’a 1,7 fois les performances de la plateforme precedente et une bande passante memoire de 1,6 To/s. Le fondeur avance aussi un gain de plus de 70 pour cent en performances et en efficacite face a la generation Zen 5. Ces chiffres, issus du constructeur, demandent a etre confirmes par des tests independants avant toute conclusion.
Ce que promet le passage au 2 nm
- Densite de transistors accrue, donc davantage de coeurs a enveloppe thermique comparable.
- Meilleure efficacite energetique, un argument central pour des centres de donnees ou la facture electrique pese lourd.
- Un redesign de package que TechPowerUp qualifie de radical, signe d’une rupture d’ingenierie au-dela du simple changement de gravure.
Un pari x86 assume face a l’ARM
Dans un entretien relaye par les memes sources, Mark Papermaster a defendu le choix de rester fidele a l’architecture x86 pour l’entreprise. « Les clients entreprise ne s’eloignent pas du x86 », a resume le dirigeant, alors que les puces ARM gagnent du terrain dans certains centres de donnees.
Le positionnement contraste avec la strategie de Nvidia, qui pousse ses propres solutions ARM sur le PC et le serveur. AMD parie que la compatibilite logicielle et l’immense parc x86 existant continueront de peser dans les decisions d’achat des grands operateurs, la ou une migration vers une autre architecture reste couteuse.
Une montee en cadence deja engagee
La production de la famille EPYC de sixieme generation serait deja en cours de montee en cadence, selon TweakTown, ce qui donne du credit au calendrier annonce. Reste a voir si les volumes 2 nm de TSMC, tres disputes entre AMD, Apple et Nvidia, suivront la demande.
Le rendez-vous des 22 et 23 juillet devrait aussi preciser la disponibilite commerciale et la tarification, deux points sur lesquels AMD est reste discret. Les operateurs scruteront enfin les comparaisons directes avec les Xeon d’Intel et les offres ARM, seules a meme de mesurer l’ecart reel entre les promesses et le silicium.
